適応フィルタに基づくマルチステージレート変換器の設計
スポンサーリンク
概要
- 論文の詳細を見る
理想的なレート変換器は、理想フィルタを用いて実現される。しかし実際の実現では、理想フィルタを実現することは不可能であるので、それを近似したフィルタを使用しなければならない。先に我々は、適応アルゴリズムを用いて、学習によりフィルタを設計する方法を提案した。この方法は、与えられた入力条件のもとで、最小の平均2乗誤差を持つレート変換器を実現することができる。本稿では、レート変換器のマルチステージ実現においても、先の方法が有効であることを確認する。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
関連論文
- 1-327 コアリッションによる工学教育の相乗的改革(第9報) : 2006年度取組(口頭発表論文,(4)技術者倫理教育-IV/(15)工学教育システムの個性化・活性化-I)
- テクノロジーの未来を考える : 次世代テクノロジーの進化を支えるキーポイント
- 分割テール電流源を用いた演算増幅器による帰還形トラックアンドホールド回路
- 回路応答の統計量の高速推定
- 信号分割手法に基づき基板雑音と歪みを同時に低減するためのフィルタ構成
- MRCの拡張とその応用
- 2種類の周波数特性を有する能動フィルタの一構成法とそのモノリシック集積化
- 単位利得バッファを用いたSC増幅回路における素子数およびオフセットの低減
- 方形波参照信号を用いた連続時間系フィルタの自動調整システム
- NTSC信号用多次元輝度/色信号分離フィルタの構成とその実験的検証
- FIRフィルタの積和演算におけるCarry先送り
- 信号語分割フィルタの最小出力誤差の解析的推定
- 信号語の複数分割によるFIRディジタルフィルタの出力誤差の最小化
- 信号語の複数分割によるFIRディジタルフィルタの出力誤差の最小化
- 信号語の複数分割によるFIRディジタルフィルタの出力誤差の最小化
- FIRディジタルフィルタの量子化誤差の周波数領域解析とその最小化
- 両軸異タップ数による2次元最大平たんダイヤモンド型ハーフバンド FIR フィルタの設計
- メモリアドレッシングの最適化とDSPコード自動生成
- リープフログ形振幅可変遅延平坦フィルタの一構成法
- 2次元マクレラン変換を用いた多次元ハーフバンドFIRフィルタの設計とその応用
- 任意の伝達関数を実現でき整合点で振幅感度がゼロとなるT縦続接続構成ウェーブディジタルフィルタ
- 任意の伝達関数を実現でき整合点で振幅感度が零となる II 縦続接続構成ウェーブディジタルフィルタの存在
- E 区間に対応する構造有界なウェーブディジタルフィルタ
- 任意の伝達関数を実現できる構造有界なウェーブディジタルフィルタの存在
- インピーダンス・スケーリングに基づく高周波OTA-Cフィルタの一補償法
- キャリヤの移動度の変化及び基板効果の影響を受けないMOS電圧-電流変換回路
- キャリアの移動度の変化及び基板効果の影響を受けない低歪みOTA
- 非飽和動作MOSFETの2次効果による歪みを低減したOTA
- セル構造を用いた進化型アナログ回路の実現
- 均一セル構造を用いたアナログ回路の自動合成法
- 非飽和領域で動作するMOSFETにおける Mobility Reduction の打ち消し法
- 電流モードソフトスイッチングによる Constant-gm Rail-to-rail 入力段の構成法
- SA-1-4 参考とする回路の部分的な構造を利用する回路構造の自動合成法
- 部分回路の重ね合わせによるアナログ回路の自動合成
- 電流パスに着目したMOSトランジスタ回路の自動合成
- FD-SOIプロセスによる低域通過特性を有する低雑音広帯域増幅器の一構成
- ダイレクトコンバージョン受信機用DCオフセット除去回路の一構成法
- GICを用いた可変キャパシタンスマルチプライヤの一構成法
- 与えられた出力電圧比を容量値に依存せずに実現するキャパシタンス電圧変換回路
- アナログ電子回路の現状と展望
- 回路技術の基本はアナログ回路
- 東京工業大学における電子回路教育 : パネル討論:ディジタル時代の電子回路教育はこれでよいか?
- SC回路技術を用いた分周回路の一構成法
- デバイスとビヘイビアモデルを含む回路シミュレータ
- 非定常破壊信号の時間-周波数表示における再配置法と解読性の改善
- トランスインピーダンス増幅器を用いた積分器の構成とそのフィルタへの応用
- SC回路技術を用いた分周回路の一構成法
- 相補型電流ミラーを用いた電流モード低電圧能動RCフィルタ
- ローカルモーメント関数の不一致推定値と関連問題
- 逆Laplace変換による周期定常状態解析
- 非定常信号の高次ウィグナー表示に対する考察
- アクティブインダクタの対称構成による低消費電力化
- 制御電流に対して発振周波数が直線的に変化する四相出力発振回路の測定結果と位相誤差の検討
- サイクリック型スイッチトカレントA/D変換器の一構成
- 高域LCフィルタの一シミュレーション法
- OTAを用いた定抵抗回路の構成
- ディープサブミクロンプロセスを用いた高電圧インタフェース回路の一構成
- 位相比較器のオーバーラップ時間の最適化
- 電流二乗回路に基づいた擬似指数関数発生回路の一構成(アナログ信号処理)
- 単一ソースフォロワによる高次ローパスフィルタの構成法
- ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化
- 1V電源電圧を用いた5次低域通過フィルタの構成
- 同相帰還回路が不要な平衡型フィルタの低消費電力化
- 低い遮断周波数を有する高域通過フィルタの集積化実現とその応用
- 位相検出器を用いたI/Q信号の振幅補正
- 能動インダクタを用いた低雑音電圧制御発振回路の一構成
- チャージポンプ回路の低消費電力化に関する研究
- ピークホールド回路を用いた自動利得制御
- 縦続接続型トラックアンドホールド回路を用いた高速低消費電力ADC
- 伝送零点を有するリープフログ型帯域通過フィルタの低消費電力化
- A 0.5V Logdomain Filter Using Low Threshold Voltage SOI CMOS Process
- GICに基づくインピーダンスの実現
- 広い飽和領域を有するカスコード接続MOSFET
- FM受信機の構成 : CMOSプロセスによる1チップ化を目指して
- 複素係数ログドメインフィルタの低消費電力化
- OTAを用いた電圧帰還型 Companding 積分器
- MOSFET数の少ない差動 Companding 積分器の一構成法
- MOSFETを用いた Companding 積分器の一構成法
- 低消費電力スイッチトカレントサンプルホールド回路
- 電流源を共用したデプリーション形MOSボルテージホロワ
- 電流源を共用したデプリーション形MOSボルテージホロワ
- 低感度リープフログ形 SCF の一構成法
- OTAの Rail-to-Rail 化手法の提案
- MOSFETの等価変換による低電源電圧OTAの構成
- リングオシレータの低位相雑音化に関する考察
- 等価MOSFET回路と Rail-to-Rail OTA への応用
- 同一チャネルMOSFETのみをVCCSとして用いた Rail-to-Rail OTA
- DCオフセットの無いソースフォロワを用いた電圧設定回路
- 非飽和領域で動作するMOSFETを用いたOTAの一構成法
- 電流パスの切換えによるリングオシレータの一高速化手法
- 電流源を共用したディプリーション形MOSボルテージホロワ
- 位相同期回路の帯域幅の自動補正回路
- 制御電流に対する直線性を改善した四相出力発振回路
- 4相出力リングオシレータの位相誤差の低減
- 制御電流に対する線形性を改善したMOSトランジスタ発振回路の一構成
- パルス伝送回路における高速信号伝達特性の改善
- 信号を分割して処理するスイッチトキャパシタ回路の構成
- 相補構成による Rail-to-Rail 2段積みOTA
- 同相成分を出力しないための平衡型回路の回路構造
- ゲート電位を固定したトランジスタを用いたスイッチトカレント回路とその自動調整回路