40MS/sまで速度可変な適応電流制御型14bitデジタル補正ADC(アナログ・デジアナ・センサ, 通信用LSI)
スポンサーリンク
概要
- 論文の詳細を見る
適応電流制御型14bitデジタル補正ADCを, 0.18umCMOSプロセスにて試作した.消費電力は10, 20, 30, 40MS/sの動作速度において, それぞれ19.2, 33.7, 50.5, 72.8mWであった.温度を80℃まで変化させた全ての動作速度において, DNLは±0.60LSB以内であった.また20MS/s時のSNRは73.2dB, SNDRは70.4dBであった.
- 社団法人電子情報通信学会の論文
- 2005-07-08
著者
-
飯塚 邦彦
シャープ株式会社
-
飯塚 邦彦
シャープ株式会社デバイス技術研究所
-
松井 裕文
シャープ株式会社デバイス技術研究所
-
上田 雅哉
シャープ株式会社デバイス技術研究所
-
大東 睦夫
シャープ株式会社デバイス技術研究所
関連論文
- 連続時間バンドパスΔΣAD変調器のQ値とループ遅延の影響(アナログ信号処理)
- 連続時間バンドパスΔΣAD変調器のQ値とループ遅延の影響
- RFサンプリング連続時間バンドパスΔΣAD変調器アーキテクチャの検討
- 携帯電話向けカメラモジュール用AFE開発
- アンチェイリアシング機能を組込んだ可変利得及びオフセット補償機能付きスイッチトキャパシタはしご形フィルタ
- Recycling Integrator Correlatorを用いたDS-CDMA通信要素回路 : マッチトフィルタとDLL
- 連続時間バンドバスΔΣAD変調器の高性能化の検討(若手研究会)
- 携帯端末向け地上デジタル放送用1セグチューナIC
- 40MS/sまで速度可変な適応電流制御型14bitデジタル補正ADC(アナログ・デジアナ・センサ, 通信用LSI)
- 可変受容野を備えた超並列アナログ知能視覚センサ
- 順応的受容野を持った超並列アナログ視覚センサー
- ART-実時間適応型ニューラルネットワーク
- 受容野の大きさが変化するビジョンチップ(アナログVLSI)
- ボストン大学滞在時の話題
- Conference and NATO Advanced Workshop on Binocular Stereopsis and Optic Flow に出席して
- Bela Julesz65歳記念会議の話題
- アンチェイリアシング機能を組込んだ可変利得及びオフセット補償機能付きスイッチトキャパシタはしご形フィルタ
- Recycling Integrator Correlatorを用いたDS-CDMA通信要素回路 : マッチトフィルタとDLL
- 携帯機器向けデジタルテレビ放送受信用RF集積回路技術(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 境界要素法のための全自動メッシュ生成法
- 携帯機器向けデジタルテレビ放送受信用RF集積回路技術
- 40MS/sまで速度可変な適応電流制御型14bitデジタル補正ADC