超高周波/超低消費電力バイポーラトランジスタ搭載Bi-CMOSプロセス
スポンサーリンク
概要
- 論文の詳細を見る
ディープトレンチ分離,SIC,外部ベース最適化の3つの新規技術を採用することで,超高周波/超低消費電力バイポーラトランジスタを実現するSBTI (S__-hrinked B__-ase / T__-rench I__-solation) Bi-CMOSプロセスを開発した。 エミッタサイズ0.25μm×6.75μmの最小NPNトランジスタで,hFE=190,BVceo=4.5V,BVcbo=5.0V,fTmax=20GHz等の主要特性が得られた。集積回路への応用としてプリスケーラFF消費電流が50μAの時に,フリーラン周波数=2.2GHzを達成し,動作可能領域の大幅な改善も実現した。また,同一周波数でのプリスケーラFF消費電流を前世代プロセスの4分の1までにし,ほぼ2世代分に相当する低消費電力化を達成した。
- 社団法人電子情報通信学会の論文
- 1999-06-25
著者
-
堀 隆
松下電子工業(株)半導体社プロセス開発センター
-
粉谷 直樹
松下電子工業(株)半導体社プロセス開発センター
-
加藤 芳規
松下電子工業(株)半導体社IC事業部
-
山口 善孝
松下電子工業(株)半導体社IC事業部
-
西浦 信二
松下電子工業(株)半導体社IC事業部
-
堀 隆
松下電子工業(株)京都研究所
関連論文
- 超高周波/超低消費電力バイポーラトランジスタ搭載Bi-CMOSプロセス
- 超高周波/超低消費電力バイポーラトランジスタ搭載Bi-CMOSプロセス
- 超高周波/超低消費電力バイポーラトランジスタ搭載Bi-CMOSプロセス
- 傾角注入で形成したパンチスルーストッパ層(TIPS)を有する0.1μm CMOS技術
- 超高周波/超低消費電力バイポーラトランジスタ搭載Bi-CMOSプロセス (特集 1チップソリューションに向けたシステムLSI技術)