MPEG2ビデオデコーダLSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
MPEG2信号をリアルタイムで復号可能な1チップデコーダLSIを開発した。製造技術は、0.5μmCMOS3層Alプロセスを用いており、110万トランジスタを1チップに集積している。本LSIは、Main Profile at Main Levelに準拠して符号化されているMPEG2信号をリアルタイムで復号する能力がある。更に、HDTVの分配品質程度である1152×1024の解像度を持つ信号までリアルタイムで復号可能な能力を持つ。
- 社団法人電子情報通信学会の論文
- 1994-08-25
著者
-
道中 秀治
株式会社東芝 セミコンダクター社SoC研究開発センター
-
石渡 俊一
株式会社東芝 セミコンダクター社SoC研究開発センター
-
大友 吾一
株式会社東芝 セミコンダクター社SoC研究開発センター
-
大藤 健
東芝研究開発センター
-
櫻井 貴康
東芝半導体デバイス技術研究所
-
大友 吾一
東芝半導体デバイス技術研究所
-
北垣 和邦
東芝半導体デバイス技術研究所
-
出村 達彦
東芝半導体デバイス技術研究所
-
石渡 俊一
東芝半導体デバイス技術研究所
-
道中 秀治
東芝半導体デバイス技術研究所
-
大藤 健
東芝半導体デバイス技術研究所
関連論文
- A Single-Chip MPEG-2 Codec Based on Customizable Media Microprocessor
- MeP応用 MPEG-2 コーデックLSI (特集 システムオンチップのプラットフォーム"MeP(Media embedded Processor)"--情報機器のニーズに構成をカスタマイズして最適なSoCを提供)
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- マルチメディアLSIに適した専用メモリマクロの設計手法とMPEG2デコーダへの応用
- センスアンプーフリップフロップを用いた200MHzを画像圧縮/伸張マクロセル : VLD, DCT/IDCT Macrocell using SA-F/F
- MPEG2ビデオデコーダLSIの開発
- MBAFFおよびフィールド・ピクチャ構造対応H.264フルHD60i二倍速エンコーダIP
- MBAFFおよびフィールド・ピクチャ構造対応H.264フルHD 60i二倍速エンコーダIP(プロセッサ,DSP,画像処理技術及び一般)
- MBAFFおよびフィールド・ピクチャ構造対応H.264フルHD 60i二倍速エンコーダIP(プロセッサ,DSP,画像処理技術及び一般)
- MBAFFおよびフィールド・ピクチャ構造対応H.264フルHD60i二倍速エンコーダIP(プロセッサ,DSP,画像処理技術及び一般)