大規模ニューラルネットワークに対応可能な学習機能内蔵ディジタルニューロチップ
スポンサーリンク
概要
- 論文の詳細を見る
不要な部分の演算処理を削除するSMA(Sparse Memory Access)アーキテクチャを利用した、新しいディジタルニューラルネットワークLSIを開発した。処理の省略により不要となるメモリアクセスを削除することで、外部メモリへのアクセスを見かけ上高速化した。本LSIは0.25μmのCMOSエンベッデッドアレー技術を用いて製造されており、64個の処理ユニットを搭載し、これらを並列に動かし大規模ネットワークの高速演算を実現する。16個の1M bit SRAM-LSIを外部に接続することで、1Mシナプスのネットワークでフォワード時、約10GCPS、学習時、約1GCUPの性能を実現した。
- 社団法人電子情報通信学会の論文
- 1998-04-23
著者
関連論文
- 大規模ニューラルネットワークに対応可能な学習機能内蔵ディジタルニューロチップ
- 高速処理を実現する新しいニュ-ロチップア-キテクチャ--不要な演算の省略で高速処理を実現
- メモリアクセスを低減する新アーキテクチャに基づく96並列データ駆動型ニューロエンジン
- メモリアクセスを低減する96並列データ駆動型ニューロエンジン
- 試行錯誤相関学習法による非線形制御システムの最適化
- 大規模ニューラルネットワークに対応可能な学習機能内蔵ディジタルニューロチップ
- 大規模ニューラルネットワークに対応可能な学習機能内蔵ディジタルニューロチップ
- 大規模ニューラルネットワークに対応可能な学習機能内蔵ディジタルニューロチップ
- 広域監視システムのソフトウェア構成に関する一考察
- 広域監視システム(Iwatch)の交換システム保守・運用への適用
- 広域監視システムIwatchの開発と長野五輪向け導入
- 大規模化に適したニュ-ロチップア-キテクチャ (ニュ-ラルネット情報処理技術)