600mW 1チップMPEG2ビデオデコーダ

スポンサーリンク

概要

論文の詳細を見る
3.3V電源で、600mWで動作する1チップMPEG2ビデオデコーダを、0.5μ3層メタルプロセスで実現したので報告する。低消費電力を達成するために、「選択的ビット線プリチャージ」方式を用いたデュアルポートRAMを開発した。この方式は、パラメトリックASIC RAMのマクロモジュールに見られるビットスライスアレーに用いてビットライン電流を抑制することができる。この構造とノンDC電流センスアンプによりRAMの読み出し時電力を、従来のデュアルポートRAMの1/3にすることができた。また、マルチクロック構成をとり,表示クロックとシステムクロックを独立とすることにより、システムクロックをできる限り低く抑えることが可能となった。さらに、このビデオデコーダはシンタックスパーサーを内蔵しており、ホストプロセッサなしにMPEG2ビットストリームの上位シンタックス要素を解釈して、MPEG2のMP@MLをデコードすることが可能である。
1995-08-24

著者

関連論文

もっと見る

スポンサーリンク