活性化領域に埋め込まれたフローティング・ゲートを有するセルの特性 : メモリー・セルの製法とその電気的特性

スポンサーリンク

概要

• 論文の詳細を見る

• 不揮発性メモリー・セル(以下、NVMと略)のフローティング・ゲート(以下、FGと略)形成にケミカル・メカニカルポリッシング(以下、CMPと略)技術を応用することによって、FGと素子分離領域とをセルフ・アラインに構成することができた。この手法を使うことにより、2つの効果を得ることができた。一つ目は、FGの延在部分が素子分離領域上に無くなったため、コントロール・ゲート(以下、CGと略)とFGとの間の電界集中が緩和されデータ保持特性の向上とともに書き込みディスターブが低減したこと、そしてこの延在部分が無くなったことによりメモリー・セル面積が縮小されたことである。

• 社団法人電子情報通信学会の論文
• 1993-11-25

著者

• 窪田 通孝

  ソニー(株)コアテクノロジー&ネットワークカンパニー

• 山岸 万千雄

  ソニー(株)コアテクノロジー&ネットワークカンパニー

• 田中 陽

  ソニーmos開発センター

• 山岸 万千雄

  ソニー超LSI研究所

• 窪田 通孝

  ソニー超LSI研究所

• 島ノ江 宗治

  ソニー超LSI研究所

関連論文

• サブクォータミクロンを有するMONOS型メモリーセルの開発 : ボトム酸化膜へのRTN処理の効果
• 0.1μmMOSトランジスタに対するエキシマレーザーアニール
• ED2000-45 / SDM2000-45 0.1μmMOSトランジスタに対するエキシマレーザーアニール
• 活性化領域に埋め込まれたフローティング・ゲートを有するセルの特性 : メモリー・セルの製法とその電気的特性

スポンサーリンク