大容量・超高速メモリ用冗長救済方式の検討

スポンサーリンク

概要

• 論文の詳細を見る

• 大容量・超高速メモリ用の冗長救済方式をシミュレーションにより検討し、従来の1.3倍の救済効率を持つ新冗長方式を提案した。本方式では、冗長専用ブロックをチップ中央に複数設け、チップ内いずれの欠陥に対しても救済できるようにし、かつ救済によるアクセス遅れの無い高効率・高速救済を実現した。また、各チップの欠陥発生状況に応じて救済可能領域を切り替可能とし、欠陥発生の少ないチップに対して消費電力の低減を行った。本方式を16Mb BiCMOS SRAMに適用し、アクセス時間8nsを得た。

• 社団法人電子情報通信学会の論文
• 1994-12-16

著者

• 秋山 登

  (株)日立製作所 日立研究所

• 秋山 登

  日立製作所

• 光本 欽哉

  (株)日立製作所半導体事業部

• 秋岡 隆志

  (株)日立製作所半導体事業部

• 福井 健一

  日立製作所日立研究所

• 秋岡 隆志

  日立製作所日立研究所

• 光本 欽哉

  日立製作所半導体事業部

• 飯田 好和

  日立製作所半導体事業部

関連論文

• 次世代ボルテージレギュレータ向け低損失システムインパッケージ
• 電源・絶縁内蔵トランシーバLSIの開発
• DC-DCコンバータ用小型・高効率SiPの開発
• 1 Mbit BiCMOS Cache SRAM 高速センス回路技術
• 定電流駆動により遅延時間のばらつきを低減したLVCMOS出力回路
• 1Mb BiCMOS Cache SRAM 高速センス回路技術の開発
• 大容量・超高速メモリ用冗長救済方式の検討

スポンサーリンク