SOI MOSFETのしきい電圧モデル

スポンサーリンク

概要

• 論文の詳細を見る

• 薄膜SOIMOSFET内部のポテンシャル分布を漸近法で求め、しきい電圧の解析的モデルを導いた。このモデルを2次元数値シミュレーションと比較して、妥当性を検証した。

• 社団法人電子情報通信学会の論文
• 1998-10-23

著者

• 鳥谷部 達

  東洋大学工学大学院工学研究科情報システム専攻

• 鳥谷部 達

  東洋大学工学部

• Kalachev L.V.

  The University of Montana, Dept.Mathematical Sciences

• Kalachev L.v.

  The University Of Montana Dept. Mathematical Sciences

関連論文

• A-8-4 画像解析による画家の心理的背景の解明(A-8. 技術と社会・倫理,一般セッション)
• プロセス/デバイスシミュレータによる高速バイポーラトランジスタの性能予測
• デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
• デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
• デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
• デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
• SOI MOSFETのしきい電圧モデル
• SOI MOSFETのしきい電圧モデル
• SOI MOSFETのしきい電圧モデル
• SOI MOSFETのしきい電圧モデル

スポンサーリンク