アナログ機能記述言語を用いたフラッシュメモリコアセルのシミュレーション

スポンサーリンク

概要

論文の詳細を見る
フラッシュメモリコアセルの動作をアナログ機能記述言語(Spectre-HDL)でモデリングし、現状の回路シミュレーション環境を大幅に変更することなしにフラッシュメモリの回路シミュレーションを可能にした。単体トランジスタの書き込み特性を合わせ込むことによって、2段NAND型メモリセルに関してもWRITE/DISTURBなどのフラッシュメモリの基本的特性を再現できることがわかった。計算量は、メモリセル一つ当たりBSIM3v3.1MOSモデル換算で3個分程度、単体トランジスタにおける計算精度は書き込みが浅い状態を除けば対実測値最大誤差10%以内を実現した。
社団法人電子情報通信学会の論文
1998-10-22

著者

関連論文

スポンサーリンク