チャンネル長を考慮したMOSトランジスタ数値モデルの一構成法
スポンサーリンク
概要
- 論文の詳細を見る
現在、回路シミュレーションに用いられるMOSトランジスタのモデルは解析式モデルが主流であるが、その式の考案とパラメータ抽出には莫大な労力と時間がかかる。一方、汎用性のあるテーブルモデルには、精度よくデバイス特性を近似するために、膨大な測定データが必要である。そこで、できるだけ少ないデータ量でモデルを作るように、内挿技術を用いた数値モデルについて活発な研究開発が行なわれてきている。本報告では、先に筆者らが提案した確率内挿モデルをMOSトランジスタの数値モデルに適用し、そのモデル構成法について検討する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
大谷 純一
ソニーセミコンダクタカンパニー
-
佐鳥 謙一
ソニーセミコンダクタカンパニー
-
盧 金勤
ソニー(株)セミコンダクターカンパニー
-
大谷 純一
ソニー(株)セミコンダクターカンパニー
-
佐鳥 謙一
ソニー(株)セミコンダクターカンパニー
関連論文
- アナログ機能記述言語を用いたフラッシュメモリコアセルのシミュレーション
- アナログ機能記述言語を用いたフラッシュメモリコアセルのシミュレーション
- アナログ機能記述言語を用いたフラッシュメモリコアセルのシミュレーション
- アナログ機能記述言語を用いたフラッシュメモリコアセルのシミュレーション
- チャンネル長を考慮したMOSトランジスタ数値モデルの一構成法
- 3V 単一ランダムアクセス 65ns 4Mbit NAND フラッシュメモリ