パイプライン動作するドミノ型CMOS多値論理回路の検討
スポンサーリンク
概要
- 論文の詳細を見る
CMOS論理回路の多値化は実質的に信号振幅を下げ、総配線量を減らす効果があるため、消費電力の低減が期待できる。CMOS回路が本来、特徴とする高速性と低消費電力性を両立するためには、エンハンスメント形MOSの高入力インピーダンス特性を生かして、定常的なDC電流がなくダイナミックに動作するCMOS多値論理回路の構成が有望である。筆者は昨年の本大会で提案した、多電源でダイナミックに動作するドミノ型CMOS多値論理回路を応用し、パイプライン動作の要素回路であるDタイプラッチの構成法を示す。
- 1995-03-27
著者
関連論文
- 大容量ATMスイッチシステムにおける低電力化の1手法
- コピートランク型マルチキャストATMスイッチ
- ATMノードシステムにおけるフレキシブルハードウェア設計法の検討
- ATMノードシステムにおけるフレキシブルハードウェア設計法の検討
- 100Gbit/s級超高速ATMスイッチモジュール構成法
- ツイストペアケーブルを用いた600 Mbit/s架間伝送の検討
- ツイストペアケーブルを用いた600Mbit/s架間伝送の検討
- VHDLを用いたセルフバッファ機能設計の一検討
- パイプライン動作するドミノ型CMOS多値論理回路の検討
- VHDLを用いたATMスイッチ機能設計効率化の検討
- ハードウェア記述言語VHDLを用いたATMセル処理用セルバッファ高機能化の検討
- ATMセルバッファLSIにおける高速入力データ処理の検討
- VHDLを用いたATMセルバッファにおけるセル挿入・抽出機能の検討