パルススワロ方式における(N+1/2)プログラマブル分周器の提案
スポンサーリンク
概要
- 論文の詳細を見る
PLL周波数シンセサイザにおいで, 高周波帯域で使用されているパルススワロ方式にづいて考察する[1][2]. 本論文では, 従来のパルススワロ方式の2倍の基準周波数が使用できる新しいパルススワロ方式における(N+1/2)プログラマブル分周器を提案する.
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
津田 和俊
鳥取大学
-
鷲見 育亮
烏取三洋電機 (株)
-
谷本 泰典
烏取大学
-
津田 和俊
烏取大学
-
尾保手 茂樹
烏取大学
-
菖蒲 康一
烏取大学
-
副井 裕
烏取大学
-
谷本 泰典
鳥取大学
-
菖蒲 康一
鳥取大学
関連論文
- PLL周波数シンセサイザにおけるロック・アップ・タイムの高速化
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- 周波数検出方式高速化回路による高速周波数引き込みPLL周波数シンセサイザ
- パルススワロ方式における(N+1/2)プログラマブル分周器の提案
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- PLL周波数シンセサイザにおけるパルス・スワロ方式の一提案
- CMOS内部負荷容量に着目したPLL周波数シンセサイザの低消費電力化に関する検討
- ハイブリッド位相比較方式によるPLL周波数シンセサイザの提案
- 多段位相比較方式を用いたPLL周波数シンセサイザの一考察
- 周波数検出方式による高速PLL周波数シンセサイザ
- 分数分周方式PLL周波数シンセサイザに適したプログラマブル分周器
- 仮想プリスケーラ方式PLL周波数シンセサイザ
- PLL周波数シンセサイザにおける新方式(N+1/2)プログラマブル分周器の提案
- 目標周波数検出方式高速PLL周波数シンセサイザ
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- ディジタル周波数差検出方式高速PLL周波数シンセサイザ