2-SDFAを用いた浮動基数型デジタル直線描画VRC
スポンサーリンク
概要
- 論文の詳細を見る
レーザプリンタ等Hardwareで直線描画の稼働効率を高めるには、ベクタ-ラスタ変換器(VRC:Vector Raster Converter)の高速化が重要である。そのためデジタル直線描画については、整数演算で高速処理を可能としたBresenham方式などが報告されている。更に同方式の高速化を実現するには、繰り返し使用する加算段数の削減が重要な意味を持っている。ここで筆者らは、加算段数の削減に有効な新しい浮動基数型デジタル直線描画アルゴリズムを報告してきた。本小文では、浮動基数型高速デジタル直線描画アルゴリズムに基づいたHardwareを、加算時に桁上げの連鎖を生じない2進SDFA(2-SDFA)を用いて高速型のVRCを構成し、これを評価する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- A-1-8 キャリアモード車両追突防止ファジィ制御の限界特性(A-1.回路とシステム,一般セッション)
- キャリアモード自動車追突防止制御に対するフィードフォワードチューニング
- 車両追突防止ファジィ制御の適応処理
- A-1-7 キャリアモードメンバーシップ関数用電圧形線形回路(A-1.回路とシステム,一般セッション)
- A-1-18 MOSゲートしきい値制御回路のクロスオーバ歪み
- D-10-17 MOSゲートによるキャリアモードメンバーシップ関数回路
- A-1-6 非同期Flip-Flopを用いた2値しきい値制御回路の検討(A-1.回路とシステム,一般講演)
- 電圧モードファジィコントローラの検討
- 2-SDFAを用いた浮動基数型デジタル直線描画VRC
- 浮動基数型ディジタル直線描画アルゴリズム
- 4進SD積和演算の構成
- キャリアモード追突防止改良形基本回路
- A-1-35 小型キャリアモードメンバーシップ関数回路(A-1. 回路とシステム, 基礎・境界)
- けた符号を用いた加数法に基づくSD復号器
- 3ビットブロック冗長2進加算復号器に対する検討
- C-12-34 補数表示に基づくディジタル冗長2進加算復号器(C-12.集積回路,一般セッション)
- A-1-9 高速桁上げ向き3ビットブロック冗長2進加算復号アルゴリズム(A-1.回路とシステム,一般セッション)
- A-1-8 3ビットブロック冗長2進加算復号器のキャリー伝搬遅延特性(A-1.回路とシステム,一般講演)
- 車両空間適合型追突防止ファジィ制御の基礎特性
- C-12-2 3ビットブロック2進SD加算復号器(C-12. 集積回路A(設計・テスト・実装技術), エレクトロニクス2)
- A-17-1 速度・路面勾配適応型追突防止制御のチューニング(A-17. ITS, 基礎・境界)
- 適合型キャリアモードファジィコントローラ
- 2ビットブロック先見桁上げ冗長加算復号器
- 加算機能を有する冗長復号器
- D-8-2 履歴ファジィ規則に基づいたロボット車両の障害物回避制御
- D-6-6 直線近似に基づくベクタ-ラスタ変換器の曲線描画
- D-10-16 キャリアモードファジィ制御に基づくDCモータの速度制御に対する検討
- D-6-3 加算機能を有する対称冗長復号器
- 加算機能を有する冗長復号器
- 複数同時プロットによる高速直線描画アルゴリズム
- 最小冗長数入力, 純進数出力とした加算アルゴリズム
- 履歴型所属度関数に基づくファジー制御と応用
- 履歴型メンバーシップ関数と応用
- 可変メンバシップ関数器のアルゴリズム
- しきい値制御に基づく多値多しきい値回路の構成と応用
- しきい値制御多値多しきい値論理回路の構成と応用
- 正帰還形多値多しきい値論理ゲートの構成 (多値論理およびその応用)
- 任意のm値シュミット回路の構成法(技術談話室)
- 速度適応型追突防止ファジィ制御の基礎特性 (テーマ「交通管理と情報システム」)
- 移動車両追跡における追突防止ファジィ制御 (テーマ「交通管理と情報システム」)
- キャリアモードファジィコントローラを用いた自動車の速度制御
- 電圧モード冗長2進加算復号器のキャリー伝搬要素