マルチチップビヘイビアシステムシミュレーションによる設計検証
スポンサーリンク
概要
- 論文の詳細を見る
LSIの高集積化、システムの高機能化によって開発システムの規模は大きく、回路構造も複雑になった。このような大規模システムを効率的に、かつ品質よく設計するためには、システム規模の論理シミュレーションによる検証が不可欠だと考える。これを実現するために、VHDLによるシステムレベル記述を行なうことが盛んに行なわれている。また、LSIの開発自体も、VHDLで行う場合が増加している。VHDLによるLSI開発では、実際の設計データとなるRTLモデルによるシステムシミュレーションによって、設計検証を行うことが出来る。しかし、RTLモデルはビヘイビアで記述されたモデルとくらべて、コード記述量が多く、シミュレーション速度は遅い。また、詳細な設計を行わねばならないため、設計の早期段階でのシミュレーションも実現できない。このように、大規模システムに対して、RTLモデルによるシステムシミュレーションを実行することは、非常に難しい。このことから、システムシミュレーションを早期に、かつ高速に実行する検証手法の確立が急務になっている。本稿では、ビヘイビアモデルを用いたシステムシミュレーションによって、LSIの設計を検証する方法について報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- 入力バッファスイッチのスケジューリングの一検討と試作
- 入力バッファスイッチのスケジューリングの一検討と試作
- マルチチップビヘイビアシステムシミュレーションによる設計検証
- VHDL記述によるATM-SW LSIの開発