アナデジ混在LSIのチップ一括機能検証手法の確立

スポンサーリンク

概要

• 論文の詳細を見る

• アナログ回路とディジタル回路が混在したLSI (アナデジ混在LSI) のチップ一括機能検証手法を提案する。特長は、アナログ回路部をトランジスタ・レベルで、ディジタル回路部はゲート・レベルをもちいてシミュレーションを行い、アナログ回路部の高速化の為に、非線形MOSトランジスタモデルを区分線形近似したモデルの使用と効率良い回路分割によるイベントドリブン方式のシミュレータを採用してシミュレーションした点である。実際の回路のアナデジ混在LSIに適用を行い、PHS 1チップベースバンドLSIでは、3msのシミュレーションに対して結果を5日で出し、マスク作成前にアナデジ回路間のインターフェイス不良を摘出した。

• 社団法人電子情報通信学会の論文
• 1997-10-29

著者

• 岩渕 真人

  株式会社日立製作所デバイス開発センタ

• 本野 洋輔

  株式会社日立製作所デバイス開発センタ

• 植松 博

  日立超LSIエンジニアリング

• 山崎 隆

  日立超lsiエンジニアリング株式会社

• 植松 博

  日立超lsiエンジニアリング株式会社

• 古川 且洋

  株式会社日立製作所デバイス開発センタ

関連論文

• ディジタル位相検波回路 (マルチメディア・通信用LSIおよびDSP)
• L-SPACE:対話型チップレイアウトシステム : レイアウト分析
• アナデジ混在LSIのチップ一括機能検証手法の確立
• アナデジ混在LSIのチップ一括機能検証手法の確立

スポンサーリンク