2線2相式非同期回路用FPGAアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
本論文では動的再構成可能プロセッサを実装するための2線2相式非同期回路用FPGAアーキテテクチャを提案する.従来の非同期回路用FPGAは束データ方式に基づいたものが多く,2線2相方式に基づいたFPGAはあまり研究されていない.提案するFPGAは基本的な2線2相式非同期回路の実装を可能にしたものであり,タイミング制約がユーザやツールから隠蔽できるメリットがある.2線2双方式は使用する素子数が多いことが一つの問題点であるが,本研究ではLUTを2出力にする,論理ブロック内に配線を追加する,配線を2線1組にする等の2線2相方式の特質に合った構造を採用することにより,使用するLUTやスイッチの数を低減することができた.
- 2003-02-01
著者
関連論文
- 2線2相式非同期回路用FPGAアーキテクチャ
- オブジェクト通信のためのJavaクラスライブラリの設計と実装
- FPGAの配線アーキテクチャの部分的な低電圧化による低消費電力化(VLSI設計技術とCAD)
- 複数ゲート幅の配線スイッチの混在によるFPGAの動作速度向上(VLSI設計技術とCAD)
- 複数ゲート幅の配線スイッチの混在によるFPGAの動作速度向上(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ニューロLSIの研究開発動向と今後の可能性 : 既存技術との競争と協調の視点から