SR8000上のスケジューラの実装と評価
スポンサーリンク
概要
- 論文の詳細を見る
バリア同期機構を使用したSR8000特有の並列アプリケーションプログラムをマルチプログラミング環境で効率的にサポートするギャングスケジューラを実装し、実アプリケーションプログラムによる性能測定を実施した。特に、空間分割と時分割を混合した新たなスケジューリング方法を提案・実装し、性能評価の結果、有効性を示すことができた。
- 一般社団法人情報処理学会の論文
- 2000-02-24
著者
-
助川 直伸
(株)日立製作所中央研究所
-
宇都宮 直樹
日立製作所システム開発研究所
-
円光 豊
日立製作所システム開発研究所
-
高津 弘幸
日立製作所ソフトウェア開発本部
-
助川 直伸
日立製作所中央研究所
関連論文
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- スーパーテクニカルサーバSR11000モデルJ1のノードアーキテクチャと性能評価(HPCハードウェア)
- SR11000モデルH1における高精度性能分析手法(SMPシステム)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- SR11000モデルH1のノード構成とスケーラビリティ評価(SMPシステム)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- SR11000モデルH1におけるバリア同期の高速化手法(SMPシステム)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- SR8000上のスケジューラの実装と評価
- 命令トレースとロック取得状況測定モニタによるSMP性能評価
- 演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価
- MPI-IOを支援するSR8000の並列入出力機構
- PA-RISC用ステップ解析システムの開発