パイプライン回路自動合成における遅延バファの最小化
スポンサーリンク
概要
- 論文の詳細を見る
パイプライン回路自動合成のときに,各入力データが同時に演算器に入力されるため,シフト・レジスタによる遅延バファーがよく使われる.遅延バファの挿入場所と遅延バファ数を自動的に決めるいくつかの手法がこれまでに提案されている.代表的な手法としては,グラフィクス理論によるアプローチ「2」と線形計画法「3」であり,最も効率的な改良した線形計画法は計算速度がO(n^4log(n))というオーダになっている.本論文ではパイプライン・ネットワークの特徴を表す優先度関数により,最も遅くてもO(n^2)の速度のヒューリスティクなアプローチを提案する.
- 一般社団法人情報処理学会の論文
- 1993-06-25
著者
関連論文
- An Approach of Switching between Concurrence and Pipeline in Hardware Design
- i860のデュアルオペレーション命令におけるデータフローグラフのスケジューリング
- VHDLの記述による、パイプライン回路の自動合成
- 評価基づく探索肢選択による再設計を含むアルゴリズムレベル回路設計
- パイプライン回路自動合成における遅延バファの最小化