並列図形処理システム
スポンサーリンク
概要
- 論文の詳細を見る
近年のLSIの集積度の増大に伴い、設計パターンのデザインルールチェック(DRC、製造データ変換等の図形処理の処理時間が問題となっている。図形処理の並列化手法については、並列処理の問題点とされる負荷分散については、チップ全体を複数の可変サイズの小領域に分割する可変領域設定法で、またプロセッサ間通信については、分割小領域が各々の周辺のパターンを参照する境界パターン参照法で解決する手法を提案した。本稿では複数のプロセッサによって大量の図形データを処理するシステムをEWS上でシミュレーションした結果について述べる。本システムは設計マスクパターンデータをホストプロセッサへ入力し、前処理として、ホスト上でチップ全体を複数の小領域に分割してから、各プロセッサで小領域ごとのパターンデータを並列に処理し、結果をホストへ出力する。システムの特長は、従来の逐次的処理ではデータ量の増加に伴い、処理時間が膨大になる種々の図形処理に対し、アルゴリズムを変えることなく並列に処理すること、従来の図形処理アルゴリズムの変更、追加が簡単にできること、並列プロセッサは分散メモリ方式で、各プロセッサでの処理は全てメモリ上で行われることである。
- 一般社団法人情報処理学会の論文
- 1989-10-16