VLSIアーキテクチャ評価用シミュレータの一方式

スポンサーリンク

概要

論文の詳細を見る
近年、VLSIが大規模化、複雑化するに従って、設計初期段階での検証、評価が重要度を増してきた。従来から、機能設計レベルの設計検証用シミュレータはサポートされてきたが、設計初期段階のアーキテクチャ評価用シミュレータのサポートは不十分であった。アーキテクチャ評価用シミュレータでは、設計代替案を速やかに検証し、評価できることが重要な課題である。本稿では、タイミング制御部と論理ユニット動作実行部を明確に分離して記述することによって上記課題の解決を図ったVLSIアーキテクチャ評価用シミュレータの方式について述べる。
一般社団法人情報処理学会の論文
1989-03-15

著者

関連論文

スポンサーリンク