フルカスタムブロックを含む同期回路LSIのチップレベル・タイミング検証法
スポンサーリンク
概要
- 論文の詳細を見る
同期回路のタイミング検証では、テストパターンを必要としない静的検証を行なうことが可能であり、ゲートレベルのパス遅延解析を用いる方法が既に実用化されている。また、最近ではトランジスタレベルのバス解析法も実用化されつつある。しかしながら、LSI内にフルカスタムブロック(以下FCブロック)を含む場合、チップレベルのタイミング検証は、・ゲートレベルのバス解析を用いる場合、FCブロック内の各素子に遅延を割り付けることが困難であり、・トランジスタレベルのパス解析を用いる場合、実行時間が膨大となる、等の問題が生じる。本報告では、FCブロック単体検証後にブロックをモデル化し、本モデルを用いたチップ・全体の検証を行なうことにより、同期回路LSIを効率良く検証する方法を発表する。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
関連論文
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- MPEG2実時間符号化対応プログラマブル画素処理プロセッサ[1] : LSIアーキテクチャ
- C-12-4 マルチメディア・データバス(C-12. 集積回路B(ディジタル), エレクトロニクス2)
- フルカスタムブロックを含む同期回路LSIのチップレベル・タイミング検証法