マルチプロセッサにおける論理検証方式の一考察
スポンサーリンク
概要
- 論文の詳細を見る
これまでのメインフレームにおいては、性能向上の目的で数々の新しい論理方式が取り入れられてきている。これに伴い、実際の論理は益々複雑になる傾向にある。論理検証では、装置が論理仕様に従って正常に動作することを検証するとともに、処理性能に関しても設計値通りとなっているか、十分こ検証を行う必要がある。近年の論理の複雑化により、これらの検証に要する時間は次第に増加する傾向にある。今回マルチプロセッサのブロックキャンセル機能検証手法を開発し、適用したことで効果を上げている。本論文では、論理検証方式の一例について述べる。
- 一般社団法人情報処理学会の論文
- 1993-09-27
著者
-
黒崎 正人
(株)日立製作所汎用コンピュータ事業部
-
伊藤 誠朗
(株)日立製作所汎用コンピュータ事業部
-
乳井 康弘
(株)日立製作所汎用コンピュータ事業部
-
志川 英雄
(株)日立製作所汎用コンピュータ事業部
-
中尾 寛
(株)日立製作所汎用コンピュータ事業部