マイクロプロセッサrj406

概要

論文の詳細を見る
rj4O6は32ビットのload/storeアーキテクチャのRISCであり、5ステージのパイプラインにより基本的に1命令1サイクルの処理速度を実現することが可能である。[table]算術論理演算命令は加・減演算、論理演算及び算術・論理シフト演算がレジスタ間と16ビットイミディェイト値で実行できる。オーバーフローのチェックは行っていない。乗・除演算、浮動小数点演算は演算実行に複数サイクルを必要とするため外部コプロセッサで処理を行わせることにし、内部では処理を行わない。そのためにコプロセッサに対する命令が用意されている。ロード・ストア命令はデータサイズとしてワード(32ビット)とバイト(8ビット)の2種がある。ロード・ストア命令はバスを占有するため後の命令のフェッチが行えない。このため最低1クロックのストールをする。また、ロード命令はデイレイドロード(delayed load)であり直後の1命令はこのロード命令で読み出された値を使用することが出来ない。ブランチ命令とジャンプ命令は遅延方式(delayed branch)であり直後の1命令は分岐するしないに関わらず実行される。遅延方式にすることで1命令1サイクル実行が可能となるがこのためにPCブロックの回路が複雑になっている。ブランチ命令はレジスタの内容の零非零.正負の条件判定を行う。rj4O6ではLHI(load high immediate)命令とオーバーフロー検出をする演出命令は実装されていない。
一般社団法人情報処理学会の論文
1993-03-01

マイクロプロセッサrj406

スポンサーリンク

概要

著者

関連論文

スポンサーリンク