ループ定数制御による高速引き込みPLL

スポンサーリンク

概要

• 論文の詳細を見る

著者

• 中司 賢一

  九州大学大学院 医学系研究府

• 八山 和弘

  九州大学大学院システム情報科学研究科電子デバイス工学専攻

• 中司 賢一

  九州大学大学院システム情報科学研究科電気電子システム工学専攻

関連論文

• 超低消費電力ワイヤレス機器向け高効率安定化電源回路の検討(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 超低消費電力ワイヤレス機器向け高効率安定化電源回路の検討(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• ループパラメータ可変による高速引き込みPLLの設計
• VBLにおけるLSI設計の教育と研究の現状
• SA-2-8 VDECによる1.2μm 300MHz PLLの試作
• ダイナミック回路による低消費電力位相周波数比較器の検討
• 高速PLL/DLLの技術動向
• テストベンチを含めた磁気ディスク信号処理回路のVHDL記述とシミュレーション
• HDLによる1次DPLLの設計法の検討
• タイミング再生用ディレイライン方式DPLL
• ループ定数制御による高速引き込みPLL

もっと見る 閉じる

スポンサーリンク