転送ボトルネックのないセンサ・メモリアーキテクチャに基づくモーションステレオVLSIプロセッサの構成
スポンサーリンク
概要
- 論文の詳細を見る
- 2000-05-01
著者
関連論文
- ウィンドウ並列・ピクセル並列アーキテクチャに基づくステレオビジョンプロセッサ
- ウィンドウ並列・ピクセル並列アーキテクチャに基づくステレオビジョンプロセッサ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 最適スケジューリングに基づく3眼ステレオビジョンVLSIプロセッサの構成
- C-12-7 面積・時間制約下での消費エネルギー最小化のためのハイレベルシンセシス
- C-12-20 ダイナミック記憶に基づく多値ロジックインメモリVLSI回路
- 転送ボトルネックのないセンサ・メモリアーキテクチャに基づくモーションステレオVLSIプロセッサの構成
- 2P1-N3 高性能ステレオビジョンVLSIプロセッサの試作(46. 知能ロボットシステム用高性能プロセッサ)
- 1A1-50-068 高信頼ステレオマッチングとその VLSI 化
- 1A1-50-067 距離変換に基づくロボットマニピュレータ障害物回避 VLSI プロセッサ
- 2線式電流モード論理に基づく多値集積システムの構成
- マルチエミッタ形量子効果トランジスタに基づくEquivalence論理回路網の構成
- 1. Next-Generation Intelligent Systems for Real-World Application and Requirements for Media Processors