スポンサーリンク
Department Of Informatics Kyushu University | 論文
- プラットフォーム化の功績と今後の課題(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- Counting and Verifying Maximal Palindromes
- 大規模並列システムの性能評価を目的としたプログラムコード抽象化技法(HPC-3 : スケジューリング)
- 負荷バランスの動的最適化によるMPIブロードキャスト性能改善
- Linear GP with redundancy-removed recombination for synthesis of image feature extraction programs (数理モデル化と問題解決・バイオ情報学)
- 演算/メモリ性能バランスを考慮したCMP向けオンチップ・メモリ貸与法の提案(マイクロプロセッサ)
- Cellプロセッサへの分子軌道法プログラムの実装と評価(HPC-6 : 並列アプリケーション)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- チップマルチプロセッサにおけるデータ・プリフェッチ効果の分析(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案(組込みシステムプラットフォーム)
- A Flexible User-centric Resource Scheduling Algorithm
- Quantitative Evaluation of State-Preserving Leakage Reduction Algorithm for L1 Data Caches
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 実時間動き補償向け省メモリ型アレーアーキテクチャ