スポンサーリンク
株式会社 富士通研究所 | 論文
- SB-13-1 GMPLSによるL1/L2連携制御アーキテクチャの一検討
- Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路(VLSI一般(ISSCC2006特集))
- カード分類課題におけるMatchable状況分解による概念獲得
- W-CDMAアレーアンテナ用パスサーチ方式とその受信特性
- 統合IPサービス制御アーキテクチャ(EaseNet)におけるサービスカスタマイズ機能
- 光モジュール-光通信モジュールと実装技術(絵解き・光実装技術入門第 1 回)
- 絵解き・光実装技術入門 第1回 光モジュ-ル-光通信モジュ-ルと実装技術
- Siプラットフォームを用いた簡易気密技術
- スペルベルの象徴解釈モデルに基づく隠喩の検出
- SC-5-2 InGaPチャネルFETにおける高耐圧化の機構
- 25%のロッキングレンジを持つ20GHzインジェクションロックLC分周器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX(VLSIの設計/検証/テスト及び一般(デザインガイア))
- チップ間高速信号伝送用イコライズ技術
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 一時記憶バッファ構成によるDRAMロウサイクル時間の高速化
- 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発