スポンサーリンク
東京大学大学院工学系研究科:東京大学大規模集積システム設計教育研究センター | 論文
- PMOS/NMOSのプロセスばらつきを独立に検出するためのリング型バッファチェインを用いたオンチップモニタ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- リアルタイム三次元メッシュ生成ハードウェア(立体映像技術一般)
- PMOS/NMOSのプロセスばらつきを独立に検出するためのリング型バッファチェインを用いたオンチップモニタ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-39 インバータチェーンを用いたパルス幅メモリ(C-12.集積回路,一般セッション)
- C-12-23 小面積ディジタルプロセスばらつきモニタの特性評価(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
- A-3-15 セルレイアウトに対する光学パターン転写工程のばらつき耐性評価(A-3.VLSI設計技術,一般講演)
- A-3-12 キャラクタプロジェクションによる電子ビーム直描画技術におけるショット削減手法(A-3.VLSI設計技術,一般講演)
- A-3-20 非双対型CMOS回路に対応した複数列最小幅トランジスタ配置手法(A-3.VLSI設計技術,一般講演)
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般配置配線)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- C-12-41 動的電源電圧制御におけるアクティブチャージシェアリングを用いた電源共振ノイズの低減(デバイス・回路協調設計技術(1),C-12. 集積回路,一般セッション)
スポンサーリンク