Saluja Kewal | Department Of Electrical And Computer Engineering University Of Wisconsin - Madison
スポンサーリンク
概要
- Saluja Kewal K.の詳細を見る
- 同名の論文著者
- Department Of Electrical And Computer Engineering University Of Wisconsin - Madisonの論文著者
Department Of Electrical And Computer Engineering University Of Wisconsin - Madison | 論文
- ゲートレベルを用いたトランジスタショートに対するテスト生成法(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- 組合せ回路および順序回路に対する検出・非検出情報に基づく診断用テスト圧縮法(テスト容易化設計,システムLSI設計とその技術)
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- 順序回路のクロストークによる遅延故障に対する目標故障の一判別法