神谷 聡史 | Nec システムipコア研
スポンサーリンク
概要
Nec システムipコア研 | 論文
- パスディレイテストにおける部分パスの遅延量推定手法(レイアウト,システムオンシリコンを支える設計技術)
- クロックスキューを吸収するラッチ設計の設計フロー
- 時間多重I/Oを考慮した回路分割手法(FPGA実装設計,FPGA応用及び一般)
- マルチFPGA実装における時間多重化I/O割り当て最適化手法(信号処理,LSI,及び一般)
- 時間多重化I/Oを用いたマルチFPGAシステムのための回路分割アルゴリズム