Odaka Masanori | Device Development Center Hitachi Ltd.

スポンサーリンク

概要

関連著者

もっと見る

著作論文

Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
Redundancy Technique for Ultra-High-Speed Static RAMs
Redundancy Circuit for a Sub-nanosecond, Megabit ECL-CMOS SRAM
A 0.65-ns, 72-kb ECL-CMOS RAM Macro for a 1-Mb SRAM(Special Issue on the 1994 VLSI Circuits Symposium)

スポンサーリンク