菖蒲 康一 | 鳥取大学工学部
スポンサーリンク
概要
関連著者
-
副井 裕
鳥取大学工学部
-
菖蒲 康一
鳥取大学工学部
-
菖蒲 康一
鳥取大学
-
鷲見 育亮
鳥取三洋電機
-
鷲見 育亮
鳥取三洋電機株式会社 研究開発本部
-
津田 和俊
鳥取大学
-
尾保手 茂樹
鳥取大学工学部
-
津田 和俊
鳥取大学工学部
-
伊藤 良生
鳥取大学工学部電気電子工学科
-
尾保手 茂樹
鳥取大学
-
奈良井 健太
鳥取大学工学部
-
奈良井 健太
鳥取大学
-
副井 裕
鳥取大学 工学部
-
副井 裕
鳥取大学
-
伊藤 良生
鳥取大学工学部
-
北井 直樹
鳥取大学
-
伊藤 良生
鳥取大学
-
鷲見 育亮
烏取三洋電機 (株)
-
浜村 伸幸
鳥取大学工学部
著作論文
- PLL周波数シンセサイザにおけるロック・アップ・タイムの高速化
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- 周波数検出方式高速化回路による高速周波数引き込みPLL周波数シンセサイザ
- 2次系の過渡現象を抑圧した高速周波数引き込みPLL周波数シンセサイザ
- CMOS内部負荷容量に着目したPLL周波数シンセサイザの低消費電力化に関する検討
- ハイブリッド位相比較方式によるPLL周波数シンセサイザの提案
- 多段位相比較方式を用いたPLL周波数シンセサイザの一考察
- 周波数検出方式による高速PLL周波数シンセサイザ
- 分数分周方式PLL周波数シンセサイザに適したプログラマブル分周器
- 仮想プリスケーラ方式PLL周波数シンセサイザ
- PLL周波数シンセサイザにおける新方式(N+1/2)プログラマブル分周器の提案
- 目標周波数検出方式高速PLL周波数シンセサイザ
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- 広い周波数引き込み範囲と高速周波数引き込み特性を有するDual Loop DSP-PLLの提案
- ディジタル周波数差検出方式高速PLL周波数シンセサイザ