Nakao Takehiko | Toshiba Corporation

スポンサーリンク

概要

関連著者

もっと見る

著作論文

Issues of Mixed-Signal Circuit Design in 90nm CMOS LSI Technology
The Phase Locked Loop for Clock Recovery Used in a Single-Chip 4-Channel 155Mb/s CMOS ATM Physical Layer Controller LSI(Special Issue on Multimedia, Network, and DRAM LSIs)

スポンサーリンク