2進数比較回路の低消費電力化手法
スポンサーリンク
概要
著者
関連論文
- 電源スイッチ方式による演算回路リーク電力の低減
- 電源制御回路を付加した演算回路の低消費電力化(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- C-12-1 電源制御回路を付加した演算回路の低消費電力化(C-12.集積回路A(設計・テスト・実装技術))
- 低電力大小比較機能付き減算器回路
- C-12-38 ブロックマッチング用機能メモリ回路のメモリ構成(C-12.集積回路D(メモリ))
- やわらかいLSIデバイス : FPGA (やわらかいハードウェア)
- DTMOS回路の近似遅延時間解析式 : slow input の場合
- C-12-22 機能メモリ型ブロックマッチング回路
- C-12-5 DTMOSゲートの遅延時間の解析式
- 2進数比較回路の低消費電力化手法
- C-12-1 電源スイッチによるCMOSゲート回路のリーク電力の低減(C-12.集積回路A(設計・テスト・実装技術),一般講演)