電源制御回路を付加した演算回路の低消費電力化(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
スポンサーリンク
概要
- 論文の詳細を見る
LSIの微細化によるリーク電流の増加が注目されており、リーク電流を減らす低エネルギー化の問題は重要な問題となっている。低エネルギー化を考える上でデバイス,ソフトなどの分野があるが、本研究では処理データより動作するべき回路をハードウェアレベルで判断し,不要な回路の電源を切断して低エネルギー化を実現することを目的とする。本論文ではハードウェアレベルでON,OFFを判断する制御回路を提案し、桁上げ伝搬加算器(64bit)で最低7.3%、先見加算器(128bit)で最低18%の低エネルギー化が可能であることが確認できた。
- 社団法人電子情報通信学会の論文
- 2004-12-10
著者
-
田丸 啓吉
岡山理科大学工学部電子工学科
-
田丸 啓吉
岡山理科大学
-
板野 伸次
岡山理科大学大学院工学研究科電子工学専攻
-
田丸 啓吉
岡山理科大学 大学院 工学研究科 電子工学専攻
-
板野 伸次
岡山理科大学大学院工学研究科修士課程電子工学専攻
-
板野 伸次
岡山理科大学
関連論文
- 電源スイッチ方式による演算回路リーク電力の低減
- 電源制御回路を付加した演算回路の低消費電力化(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- C-12-1 電源制御回路を付加した演算回路の低消費電力化(C-12.集積回路A(設計・テスト・実装技術))
- 低電力大小比較機能付き減算器回路
- C-12-38 ブロックマッチング用機能メモリ回路のメモリ構成(C-12.集積回路D(メモリ))
- やわらかいLSIデバイス : FPGA (やわらかいハードウェア)
- DTMOS回路の近似遅延時間解析式 : slow input の場合
- C-12-22 機能メモリ型ブロックマッチング回路
- C-12-5 DTMOSゲートの遅延時間の解析式
- 2進数比較回路の低消費電力化手法
- C-12-1 電源スイッチによるCMOSゲート回路のリーク電力の低減(C-12.集積回路A(設計・テスト・実装技術),一般講演)