RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2013-05-16

著者

• 川村 一志

  早稲田大学大学院基幹理工学研究科

関連論文

• RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
• 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
• RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法 (VLSI設計技術)
• 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
• RDRアーキテクチヤを対象とした時間・面積制約にもとづくフォールドセキュア高位合成手法
• RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法(システム設計技術,システム設計及び一般)
• 島内消費電力量見積もりにもとづく温度特性を考慮したRDRアーキテクチャ向け高位合成手法

スポンサーリンク