パイプライン化ア***ロセッサによるSmith-Watermanアルゴリズムの高速化 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-09-26

著者

• 石川 淑

  会津大学コンピュータ理工学部

関連論文

• D-6-3 Gibbs Sampling用高速回路の提案(D-6.コンピュータシステムA,一般セッション)
• D-6-3 BLASTにおけるGapped Extension計算のFPGAよる高速化(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
• パイプライン化ア***ロセッサによるSmith-Watermanアルゴリズムの高速化 (VLSI設計技術)
• パイプライン化ア***ロセッサによるSmith-Watermanアルゴリズムの高速化(信頼性/プロセッサ/高位設計,物理設計及び一般)

スポンサーリンク