Promelaにおける割り込み制御処理の半自動モデル化 (コンカレント工学)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-06-21
著者
関連論文
- Promelaにおける割り込み制御処理の半自動モデル化 (コンカレント工学)
- Promelaにおける割り込み制御処理の半自動モデル化 (信号処理)
- Promelaにおける割り込み制御処理の半自動モデル化 (VLSI設計技術)
- Promelaにおける割り込み制御処理の半自動モデル化 (回路とシステム)
- 並行システムを解析するための逐次化と状態削減機能の実装--仕様の自動生成を目指して (信号処理)
- 並行システムを解析するための逐次化と状態削減機能の実装 : 仕様の自動生成を目指して(システムと信号処理及び一般)
- Promelaにおける割り込み制御処理の半自動モデル化(システムと信号処理及び一般)
- 並行システムを解析するための逐次化と状態削減機能の実装 : 仕様の自動生成を目指して(システムと信号処理及び一般)
- Promelaにおける割り込み制御処理の半自動モデル化(システムと信号処理及び一般)
- CAS2010-25 並行システムを解析するための逐次化と状態削減機能の実装 : 仕様の自動生成を目指して(システムと信号処理及び一般)
- CAS2010-24 Promelaにおける割り込み制御処理の半自動モデル化(システムと信号処理及び一般)
- 並行システムを解析するための逐次化と状態削減機能の実装 : 仕様の自動生成を目指して(システムと信号処理及び一般)
- Promelaにおける割り込み制御処理の半自動モデル化(システムと信号処理及び一般)
- モバイルFeliCa ICチップ開発におけるSPINを用いたモデル検査による品質確保
- プロセス代数CSPによるシーケンス図設計の詳細化と検証(組込みシステム,一般)
- タスクの順序に基づくビジネスプロセスの検証方法の提案(一般)
- CSP-Prover : スケーラブルな並行システムの検証のための証明器(エージェント)
- CSP-Prover:プロセス代数CSPのための定理証明器
- プロセス計算におけるセキュリティ
- エージェントの合成を検証するための非インターリービング時間付プロセス代数とプロセス論理
- 真の並行プロセス代数のための決定可能な局所プロセス論理
- 真の並行プロセス代数のためのプロセス論理における充足可能性の決定不能性