高速A-D変換器の設計
スポンサーリンク
概要
- 論文の詳細を見る
In order toalleviate the effect of the settling time of an operationalamplifier used in a serial A-D converter， the following two methods areproposed :1. The m most significant bits are obtained by a parallel converter， theremaining bits being obtained by a serial converter.2. The m most significant bits are obtaned by direct use of a high speedcomparator instead of the operational amplifier. Conversion errors incurreddue to the poor gain of the comparator are corrected for during the succeedingconversion process using the operational amplifier.
- 福井大学工学部の論文
著者
関連論文
- 強化学習法による離散値制御のためのファジィ制御規則の学習
- テキスト型アプリケーション群を統合するグラフィカルユーザインタフェースシステム:XTSS
- 分解結合型遺伝的アルゴリズムによる巡回セールスマン問題の解法
- ニューラルネットによる制御のための規則獲得について
- 応用プログラム群を統合するウィンドウ型ユーザインタフェースシステム:UAI/X
- 自然言語インターフェースシステムにおける文法解析規則の獲得について
- 応用プログラム群を統合するウィンドウ型ユーザインタフェースシステム : UAI/X
- 適応形自己回帰逆フイルタによるニュ-ロン・スパイクの検出
- コストパフォ-マンスを最小にする並直列形A-D変換器の一設計法(技術談話室)
- 高速A-D変換器の設計
- 高速直列形A-D変換器の一設計法(技術談話室)