TDR/TDT法による基板内蔵キャパシタの静電容量評価
スポンサーリンク
概要
- 論文の詳細を見る
現在、SiP技術を代表とする高密度三次元実装技術が盛んに開発され、受動素子の基板内蔵化も積極的に行われている。受動素子の内蔵化に伴い、内蔵素子を評価する技術の確立が求められている。今回我々は、TDR(time domain reflectometry)法を用いてSiP基板内部のキャパシタ評価を行った。従来のVNA(Vector Network Analyzer)を用いて周波数特性から求める方法と結果を比較し、高速で測定が可能なことが明らかになった。また、内蔵キャパシタと寄生容量とが分離できることも明らかになった。
- 一般社団法人エレクトロニクス実装学会の論文
一般社団法人エレクトロニクス実装学会 | 論文
- EMIシミュレーションのためのドライバ回路のマクロモデル
- プリント回路基板のグランド面の形状変化によるコモンモード放射推定法
- 補助突起電極を利用しためっき膜厚の均一化
- ポリイミド一括積層多層配線板におけるペーストビアの高周波伝送特性
- 電解銅箔上の無電解Snめっき膜より発生するウィスカ