世界最速スパコンより1000倍速くナノより小さい分子コンピュータ
スポンサーリンク
概要
著者
関連論文
- 素子値の広がりを低減したIF用狭帯域通過フィルタの試作と評価
- 遺伝的アルゴリズムを用いた線形位相IF用狭帯域通過フィルタの設計
- 基板雑音を打ち消す信号を点状の領域へ注入する雑音低減回路
- 広範囲に分布するディジタル回路で発生する基板雑音の打消し回路(アナログ信号処理)
- 変成器と一種類のトランジスタで構成したEER送信機用包絡線信号増幅回路の線形性解析
- 微細プロセス向け高精度・低消費電力なパイプライン型ADCの構造
- A-4-44 ARモデルに基づいた楽器の特徴量抽出(A-4. 信号処理,一般セッション)
- C-12-59 信号分割手法に基づくパイプライン型ADCの高精度化の検討(ADC,C-12.集積回路,一般セッション)
- MOSトランジスタを分割することで熱雑音を低減した増幅回路
- 信号分割手法を適用したパイプライン型ADCの小容量構成
- 2次ΔΣADCに対する利得可変積分回路の適用
- 複素極を有するダイレクトサンプリングミキサによる通過域端特性の改善
- 信号分割手法に基づき基板雑音と歪みを同時に低減するためのフィルタ構成
- 有極低域通過特性を有する低感度ダイレクトサンプリングミキサ
- 広いディジタル回路領域に対応した基板雑音の打ち消し回路
- 利得可変積分回路を用いたΔΣADCにおける内部雑音の解析
- 有極ログドメインフィルタの合成手法とシラビックコンパンディング技術の適用
- 0.8V広ダイナミックレンジCMOSシラビックコンパンディングログドメインフィルタの試作と評価
- 信号分割手法によりDNLを低減したアナログ・ディジタル変換回路の構成
- 素子値の不整合により発生するイメージを低減する複素スイッチトキャパシタフィルタの構成(アナログ回路技術ショートノート-アナログ回路技術の創造と伝承を目指して-)
- 十見百聞 世界最速スパコンより1000倍速くナノより小さい分子コンピュータ
- 世界最速スパコンより1000倍速くナノより小さい分子コンピュータ
- 低電圧下における直流利得を改善したCMOSログドメイン積分回路
- 温度に対する周波数特性変動を低減したCMOSログドメイン積分回路
- 平衡型低電圧スイッチトキャパシタ双一次積分回路の一構成
- 平衡型MOSアナログ回路における線形浮遊抵抗対の等価構成とその応用(電子回路)
- ガードリングと接地領域の形状による基板雑音の低減効果の検討
- 信号を分割して処理するスイッチトキャパシタ回路の構成
- 並列RCフィルタを用いたADCの性能評価
- 世界最速スパコンより1000倍速くナノより小さい分子コンピュータ
- MOSトランジスタを分割して熱雑音を低減した増幅回路の最適設計
- 内部雑音による比較器の誤判定を修正できる小規模逐次比較型ADC変換回路
- 通過域で平たんかつ阻止域で等リプルに振幅特性を近似するRCポリフェーズフィルタの設計法(アナログ信号処理)
- 集積化ウェーブフィルタにおける寄生容量の影響の低減
- 平衡型回路における線形浮遊抵抗対のMOSトランジスタによる等価構成
- 電流入出力ウェーブフィルタにおける寄生容量の影響の低減
- 等リプル特性を有するRCポリフェーズフィルタの素子値設計
- コンパンディング積分器における圧縮, 伸張関数の選択法
- ウェーブシミュレーションに基づく有極低域通過フィルタ
- 多相整流方式により制御した低歪み正弦波発振回路の検討
- PWMインバータの電力効率を向上する寄生容量中和回路
- 電源電圧0.8Vで動作させる10bit逐次比較型ADCの試作回路における雑音の影響
- B-9-1 高速スイッチングSiC JFETによるPWM電源(B-9.電子通信エネルギー技術,一般セッション)
- C-12-43 ミックストシグナルLSI内のリング発振回路において基板雑音に起因する相互変調歪の低減(C-12.集積回路,一般セッション)
- B-9-2 SiC JEFTによる高速スイッチング電源の開発(B-9.電子通信エネルギー技術,一般セッション)