オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価
スポンサーリンク
概要
- 論文の詳細を見る
半導体技術の発達により,1チップ上に複数のプロセッサやキャッシュメモリ等を集積するオンチップマルチプロセッサの実現が可能となってきている.共有メモリ型マルチプロセッサはプログラムの記述が容易という利点があるが,一般に各プロセッサに付随するキャッシュの一貫性処理をハードウェアで行う必要があり,これがボトルネックとなってプロセッサの性能を十分に引き出せない危険性がある.また,各プロセッサのキャッシュ間でデータの重複が生じるため,キャッシュメモリを有効に利用できないという問題がある.これらの問題を低減する方法として,各プロセッサで一つのキャッシュを共有する共有キャッシュ方式がある.しかしながら,共有キャッシュをマルチポートメモリセル方式のマルチポートメモリで実現した場合,1ポートメモリと比較してチップ面積がポート数の2乗に比例して増加する.例えば0.5μm CMOSプロセスを用いて8台からなるマルチプロセッサを設計した場合,従来の分散キャッシュで128 kByteのキャッシュを実現できるチップ面積を利用しても,マルチポートセル方式の共有キャッシュでは16 kByteの容量しか確保できないため,高い性能が得られない危険性がある.そこで,本論文ではマルチポートメモリセル方式と比較して面積の小さいマルチバンクメモリ方式のマルチポートメモリを用いることで面積性能効率の高い共有キャッシュが実現できることを示す.評価の結果,マルチバンクメモリ方式を用いることで,従来のマルチポートセル方式の共有キャッシュで16 kByteの容量を実現できるチップ面積を用いて64 kByteの共有キャッシュを実現でき,また分散キャッシュやマルチポートセル方式の共有キャッシュと比較して性能が高いことが分かった.
- 社団法人電子情報通信学会の論文
- 2004-03-01
社団法人電子情報通信学会 | 論文
- 福井大におけるCWジャイロトロンの開発(電子管と真空ナノエレクトロニクス及びその評価技術)
- 適応的拡散制御を伴うパーティクルフィルタを用いた頭部姿勢推定システム(顔・身体動作認識, 画像の認識・理解論文)
- 複数の計算量仮定を組み込んだメタ帰着技法による安全性解析 : ElGamal暗号の場合
- A-7-29 パスワードベース認証付き鍵交換の安全性における(不)可能性(A-7. 情報セキュリティ,一般セッション)
- 多重リング構造のk-out-of-n署名の修正提案(情報通信基礎サブソサイエティ合同研究会)