テーブル参照型FPGAにおける論理ブロックの検査法
スポンサーリンク
概要
- 論文の詳細を見る
テーブル参照型FPGA(以下,単に,FPGAと呼ぶ)を任意にプログラムするときの正当性を効率良く検査することは,出荷時の検査として重要である.本論文では,FPGAの主要な構成要素の一つである論理ブロック(CLB)を対象に,この種の正当性の検査法を提案している.CLBは一つのルックアップテーブル(LUT),二つのマルチプレクサおよび一つのDフリッブフロップから構成されるものとしている.ここでは,たかだか一つのCLBに多重故障が起こり得るという前提のもとで,まず,一つのCLBを単独に検査する場合のプログラムとテストパターンを導出している.次に,FPGA上でのCLBの配置の規則性に着目して,上述したプログラムとテストパターンを,すべてのCLBに対して同時に適用する方法を与えている.最後に,FPGA内のすべてのCLBを検査するためのプログラム回数が,アレーサイズ(CLB数)に依存しないことを明らかにしている.
- 社団法人電子情報通信学会の論文
- 1996-12-25
社団法人電子情報通信学会 | 論文
- 福井大におけるCWジャイロトロンの開発(電子管と真空ナノエレクトロニクス及びその評価技術)
- 適応的拡散制御を伴うパーティクルフィルタを用いた頭部姿勢推定システム(顔・身体動作認識, 画像の認識・理解論文)
- 複数の計算量仮定を組み込んだメタ帰着技法による安全性解析 : ElGamal暗号の場合
- A-7-29 パスワードベース認証付き鍵交換の安全性における(不)可能性(A-7. 情報セキュリティ,一般セッション)
- 多重リング構造のk-out-of-n署名の修正提案(情報通信基礎サブソサイエティ合同研究会)