バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法(設計/テスト/検証)
スポンサーリンク
概要
- 論文の詳細を見る
本研究ではバウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法を提案する.提案法は各コアに予め実装されたバウンダリスキャンと単一の比較的小規模な組み込み再構成可能ハードウェアを用いる.このため従来のセルフチェッキング回路,2重化,3重化法といった冗長回路による高信頼化法などと比較して実装に要する追加オーバヘッドが少ない.またバウンダリスキャンを用いて通常動作と並列にテストを行う事ができ,オンラインBISTのように通常動作を止める必要がない.このためリアルタイム性を要するアプリケーションへの実装に適している.ISCAS 89ベンチマーク回路を用いた評価により,提案法のエラーレイテンシが4.3(ms)となることを確認した.また時分割テストを用いる事により組み込み再構成可能ハードウェアの面積を24%削減できる.
- 2013-06-14
著者
関連論文
- バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法(設計/テスト/検証)
- 隣接テスト機構を用いたオンチップ遅延測定法(ディペンダブルコンピューティングシステム及び一般)
- インターリーブADCでのタイミングスキューのディジタル手法による検出・補正技術