世界最小ソフトプロセッサの設計と応用
スポンサーリンク
概要
- 論文の詳細を見る
近年では,ソフトプロセッサがFPGAを使用するシステムにおいて一般的なコンポーネントとなっており,制御やデータ処理などの幅広い機能を実現するために使用されている.小型デバイスにおいてハードウェア容量は限られており,多機能・高性能化においてその容量制限が障害となる.ゆえに,小さいソフトプロセッサの開発が重要である.このようなソフトプロセッサの既存研究に,Supersmall Soft Processorが存在する.本研究ではSupersmall Soft Processorを元に使用面積の削減,並びに性能向上を目指すUltrasmall Soft Processorを提案する.Supersmall Soft Processorに対し,主要データパスの2ビット化,状態遷移の最適化,マルチプレクサの入力ロジックを含む最適化を施す.その結果,Virtex-7においてハードウェア量の削減を達成し,1.88倍のIPCを実現した.また,Ultrasmall Soft Processorの応用としてメニーコア化を検討する.
- 2013-03-06
著者
関連論文
- Cell BE機能レベルシミュレータの設計と実装(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- メニーコアプロセッサのためのネットワークトラフィックに着目したタスク配置問題の解析と考察(ネットワーク,クラウド及び一般)
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境(教育システム,システム開発論文)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 (システム開発論文特集)
- シンプルで効率的なメニーコアアーキテクチャの開発(コンパイラ技術およびメニーコアアーキテクチャ)
- Smart Coreシステムによるメニーコアプロセッサの信頼性向上手法 (集積回路)
- メニーコアプロセッサのディペンダビリティ向上と高性能化を目指すSmartCoreシステム(Inventive and Creative Architecture特別セッションII)
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境M-Core
- 4M-3 メニーコアプロセッサの性能向上を目指すタスク配置手法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-2 洗練されたメニーコアアーキテクチャの開発(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 1A-6 メニーコアプロセッサにおけるSmartCoreシステムを用いたReactive NUCAの実装の検討(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- SmartCore システムによるメニーコアプロセッサの信頼性向上手法
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 M-Core
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- Distributed Shared-Buffer NoCルータのためのパイプラインバイパス手法の改良
- Distributed Shared-bufferルータの遅延を削減するパイプラインバイパス方式
- 冗長実行時のSmartCoreシステムの性能評価
- 冗長実行時のSmartCoreシステムの性能評価
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証(マルチFPGAシステム,FPGA応用及び一般)
- 冗長実行時のSmartCoreシステムの性能評価
- 冗長実行時のSmartCoreシステムの性能評価
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証(マルチFPGAシステム,FPGA応用及び一般)
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証(マルチFPGAシステム,FPGA応用及び一般)
- 高機能ルータを利用したDMR実行メニーコアにおける効率的なタスク配置手法の検討
- 2次元メッシュ上のマルチキャスト通信における使用仮想チャネル数の削減
- Distributed Shared-Buffer NoCルータのためのパイプラインバイパス手法 (コンピューティングシステム Vol.5 No.1)
- 世界最小ソフトプロセッサの設計と応用
- 世界最小ソフトプロセッサの設計と応用
- C++をベースとする新しいハードウェア記述の検討
- C++をベースとする新しいハードウェア記述の検討
- ArchHDLで記述したハードウェアの論理シミュレーションの高速化
- NoCのためのロングエッジファーストルーティングの提案と評価
- ネットワークオンチップにおける仮想チャネル利用法の再考(ネットワークオンチップ,デザインガイア2012-VLSI設計の新しい大地-)
- ArchHDLによるハードウェア記述の実践
- 世界最小ソフトプロセッサの設計と応用(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 世界最小ソフトプロセッサの設計と応用(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 高信頼メニーコアシステムSmartCoreにおけるTMR実行の提案と評価(ハードウェア設計・プロセッサ,ユーザを支えるコンピューティング及び一般-パーソナル機器からスマートシティまで-)