高機能ルータを利用したDMR実行メニーコアにおける効率的なタスク配置手法の検討
スポンサーリンク
概要
- 論文の詳細を見る
本稿では高機能ルータにより多重実行を行うメニーコアプロセッサを対象に,高い信頼性と高いアプリケーション性能を両立するタスク配置手法を検討する.高機能ルータは,オンチップルータが通常持つ機能に加えて(1) パケットの複製,(2) パケット宛先の変更,および(3) パケットの比較の機能を有するルータである.メニーコアプロセッサにおいてはタスク割り当ての方式によってアプリケーション性能が変化する.特に,高機能ルータによる冗長実行系においては,通常の通信に加えて,冗長実行のための通信が付加されるため,各タスクの配置方法に加えて冗長実行を行うペアの配置方法を配慮する必要がある.通信密度の高いタスクを隣接させて配置することで通信に起因する性能低下を抑制することが可能である.一方で,冗長実行のペアを隣接させて配置すると,電源電圧の変動やノイズおよび宇宙線など,同一要因で両方のコアが同時に故障モードに入る可能性が高くなる.そのため,より高い信頼性を実現するには,冗長実行のペアをできるだけ離して配置する必要が出てくる.本稿では,単一のアプリケショーンではなく,複数のアプリケーションを同時に多重実行した場合に有効なタスク配置手法を検討する.冗長実行のペア間距離が小さい配置と大きい配置をそれぞれ数種類のタスク配置の性能を計測し,冗長実行による性能低下を抑えながらペア間距離を確保することが出来る配置を探る.実験の結果,通信頻度の大きいアプリケーションでは,アプリケーション間の競合を減らす RMAP の配置をベースに冗長実行ペアの距離を離すことで,アプリケーション性能と高信頼性を両立するタスク配置が実現可能であることがわかった.
- 2012-03-20
著者
関連論文
- Cell BE機能レベルシミュレータの設計と実装(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- メニーコアプロセッサのためのネットワークトラフィックに着目したタスク配置問題の解析と考察(ネットワーク,クラウド及び一般)
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境(教育システム,システム開発論文)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 (システム開発論文特集)
- シンプルで効率的なメニーコアアーキテクチャの開発(コンパイラ技術およびメニーコアアーキテクチャ)
- Smart Coreシステムによるメニーコアプロセッサの信頼性向上手法 (集積回路)
- メニーコアプロセッサのディペンダビリティ向上と高性能化を目指すSmartCoreシステム(Inventive and Creative Architecture特別セッションII)
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境M-Core
- 4M-3 メニーコアプロセッサの性能向上を目指すタスク配置手法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-2 洗練されたメニーコアアーキテクチャの開発(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 1A-6 メニーコアプロセッサにおけるSmartCoreシステムを用いたReactive NUCAの実装の検討(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- SmartCore システムによるメニーコアプロセッサの信頼性向上手法
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 M-Core
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- Distributed Shared-Buffer NoCルータのためのパイプラインバイパス手法の改良
- Distributed Shared-bufferルータの遅延を削減するパイプラインバイパス方式
- 冗長実行時のSmartCoreシステムの性能評価
- 冗長実行時のSmartCoreシステムの性能評価
- 冗長実行時のSmartCoreシステムの性能評価
- 冗長実行時のSmartCoreシステムの性能評価
- 高機能ルータを利用したDMR実行メニーコアにおける効率的なタスク配置手法の検討
- 2次元メッシュ上のマルチキャスト通信における使用仮想チャネル数の削減
- Distributed Shared-Buffer NoCルータのためのパイプラインバイパス手法 (コンピューティングシステム Vol.5 No.1)
- 世界最小ソフトプロセッサの設計と応用
- 世界最小ソフトプロセッサの設計と応用
- C++をベースとする新しいハードウェア記述の検討
- C++をベースとする新しいハードウェア記述の検討
- ArchHDLで記述したハードウェアの論理シミュレーションの高速化
- ArchHDLによるハードウェア記述の実践
- 世界最小ソフトプロセッサの設計と応用(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 世界最小ソフトプロセッサの設計と応用(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- 高信頼メニーコアシステムSmartCoreにおけるTMR実行の提案と評価(ハードウェア設計・プロセッサ,ユーザを支えるコンピューティング及び一般-パーソナル機器からスマートシティまで-)