CMOS技術を利用した不揮発フリップフロップの設計とFractional-NPLL周波数シンセサイザーへの応用(ポスター講演,学生・若手研究会)

スポンサーリンク

概要

• 論文の詳細を見る

• 本発表では、Standard CMOSプロセスにより追加プロセスの必要がなく実現可能な不揮発フリップフロップ(NV-FF)の原理、180nmテクノロジによる回路設計、および、Fractional-NPLLシンセサイザーへの応用例を紹介する。このNV-FFは、Fractional-NPLLシンセサイザーにおいて、出力バンド選択、および、LC-VCOを構成するMOSキャパシタめばらつき補正に利用し、さらには、DACと組み合わせVCO制御電圧のPretuningを行い、PLLの初期Settling特性を高速化し、低エネルギー化を実現する。

• 2010-12-09

著者

• 桝井 昇一

  東北大学電気通信研究所

• 王 戈

  東北大学電気通信研究所

• イ ジョンギュウ

  東北大学電気通信研究所

関連論文

• CMOS技術を利用した不揮発フリップフロップの設計とFractional-NPLL周波数シンセサイザーへの応用(ポスター講演,学生・若手研究会)
• 微細CMOSテクノロジにおけるアナログ回路設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
• 4次Fractional-N PLL周波数シンセサイザにおけるループ最適化(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

スポンサーリンク