C-001 ブロックベース設計を用いた統合環境による効率的なハードウェア開発手法の評価(C分野:ハードウェア・アーキテクチャ,一般論文)
スポンサーリンク
概要
- 論文の詳細を見る
- FIT(電子情報通信学会・情報処理学会)推進委員会の論文
- 2010-08-20
著者
関連論文
- VDEC向けスタンダードセルライブラリの評価
- VDEC向けスタンダードセルライブラリの評価
- VDEC向けスタンダードセルライブラリの評価
- 低消費電力化を目的とした Gated-Clock によるビット幅可変方式
- マイクロプロセッサにおけるアーキテクチャレベルの低消費電力化手法
- VDEC用スタンダードセルライブラリの開発
- VDEC用スタンダードセルライブラリの開発
- VDEC用スタンダードセルライブラリの開発
- C-001 ブロックベース設計を用いた統合環境による効率的なハードウェア開発手法の評価(C分野:ハードウェア・アーキテクチャ,一般論文)
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法(低電力LSI論文小特集)
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 可変電源電圧プロセッサに対するリアルタイムタスクスケジューリング手法
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 投機的ウェイ選択による高性能セット・アソシアティブ・キャッシュ方式とその性能評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価
- 高性能/低消費エネルギー化を実現するウェイ予測セット・アソシアティブ・キャッシュ方式の提案と評価