除算型自己組織化学習則の一解析
スポンサーリンク
概要
- 論文の詳細を見る
これまでの研究で,Hebb型の自己組織化ネットワークをハードウェア化の観点から改良した除算型学習則を提案し,その有効性をシミュレーション実験により確認してきた.本研究では,Habb型学習則と除算型学習則を用いた場合のシナプス結合度の成長の様子を理論解析することによって両者の比較検討を行った.その結果両学習則は基本的には同様の性質があることがわかり,また除算型学習則を用いると学習速度やハードウェア化の面で利点があることがわかった.
- 木更津工業高等専門学校の論文
著者
関連論文
- 改良PSMフィルタによるインパルス性雑音除去
- 創造設計製作実験実習のための電子計算機システム環境の構築
- アナログニューロVLSIに適したOn-Chip学習則
- 公開講座「Linux入門」実施報告
- 情報工学科の教育用計算機システム環境
- 教育用マイクロコンピュータ開発システムの構築
- 2X-5 日本語プログラミングが可能な言語処理系を利用したプログラミング教育(プログラミング・言語教育,一般講演,コンピュータと人間社会)
- 創造設計製作実験実習のための電子計算機システム環境の構築
- D-11-88 視点情報を用いたラジオシティ法の高速化(D-11.画像工学D(画像処理・計測),一般講演)
- パルス時間構造をシナプス荷重空間へ写像する学習則
- 1J-4 パルスの時間構造のシナプス荷重空間への写像
- 除算型自己組織化学習則の一解析
- アナログ回路によるOn-Chip学習を目指したHebb型学習則の改良